• TINA-ийн үндсэн хуудас ба ерөнхий мэдээлэл рүү очих 

• VHDL симуляци
• Verilog Simulation
• Verilog-A & AMS симуляци
• SystemVerilog симуляци
• SystemC симуляци

VHDL-AMS нь TINA-д багтсан VHDL техник хангамжийн тайлбар хэлний өргөтгөл юм. Үүнд багтана Aналог ба Mтогтсон-SАналог болон холимог дохионы системийг дуурайлган дуурайх зорилгоор VHDL-ийн цэвэр дижитал хэл рүү чиглэсэн өргөтгөлүүдийг (AMS). Та хэд хэдэн хэлхээний жишээг TINA-н Examples\HDL\VHDL-AMS хавтсаас олж болно.

VHDL-AMS жишээ: