Verilog A va AMS simulyatsiyasi

Verilog A va AMS simulyatsiyasi

Jump to TINA Main Page & General Information 

Bugungi kunda elektron tizimlar va qurilma modellarini tasvirlash uchun eng keng tarqalgan til hisoblanadi Spice netlist formati (1973). Ammo Spice Netlists odatda o'qish va tushunish qiyin va ular modellar va simulyatsiya yaratishda muhandislar kerak bo'lgan dasturiy tillarining funktsiyalarining ko'pligi yo'q.

Nisbatan yangi Verilog-A tili (1995) sintaksisga o'xshash C dasturiy tilining uslubini o'qish uchun qulay bo'lgan alternativ usulni taqdim etadi. Shunday qilib, Verilog-A mos keladigan hal qiluvchi hisoblanadi SPICE Tarmoq topologiyalarini tavsiflash uchun netlists.

Analog va raqamli komponentlarni o'z ichiga olgan elektron tizimni tasvirlashning yanada murakkab usuli Verilog-AMS tilidir. Yuqorida ko'rib chiqqanimizdek, Verilog-AMS faqat Verilog A analogli analog va raqamli qismlarni ulash uchun interfeys bilan kengaytirilgan yagona raqamli Verilog lotinidir.

TINA qurilma kutubxonalarining aksariyati mavjud Spice netlist formati. Biroq, TINA modellarini yaratish va import qilish va Verilog-A va Verilog-AMS formatida joylashtirishingiz mumkin. ExamplesVerilog TINA papkasida bir necha til misollari, qurilma modellari va davrlarini topishingiz mumkin.

Verilog-AMS misoli:

Quyidagi kontaktlarning zanglashiga olib, raqamli SPI signalini ishlab chiqaruvchi Serial Peripheral Interface (SPI) va sinov stoli makrosini o'z ichiga olgan Raqamli Analog Converter (DAC) makrosini o'z ichiga oladi. DAC modeli Verilog AMSda aniqlanadi. Qizig'i shundaki, chap tarafdagi sinov stoli VHDL-da yozilgan, bu esa turli xil HDLlarni aralashtirish misolidir, ammo bu erda o'ngdagi Verilog AMS makrosiga e'tiborimizni qaratamiz. Ushbu elektron (DAC VAMS.TSC) TINA ning EXAMPLESVerilog AMS papkasida joylashgan.

DAC makrosini ikki marta chertganingizda va Makro-ni kiriting tugmasini bosing, TINA-da DAC modeli Verilog AMS kodini ko'rishingiz mumkin.

Kodning bir qismi quyida ko'rsatilgan:

Kodni batafsil tahlil qilishga kirishmaymiz. Yuqorida ko'rsatilgan birinchi qismda DA Verilog moduli ketma-ket signalni analog signalga (VOUTA) o'zgartiradi.

Pastda ko'rsatilgan makroyuning oxirida (TINAda u erda pastga aylantira olasiz), DA moduli chaqiriladi va signal Verilog A ko'rsatmalari yordamida oddiy opamp va RC filtri bilan tekislanadi. Quyidagi kod qismida kondansatörün ta'rifini ham ko'rishingiz mumkin.