Verilog A және AMS модельдеу

Verilog A және AMS модельдеу

Jump to TINA Main Page & General Information 

Бүгін электроника схемалары мен құрылғы модельдерін сипаттайтын ең кең таралған тіл болып табылады Spice netlist форматында (1973). Алайда Spice торламашылар оқуды және түсінуді жиі қиындыққа душар етеді және оларда модельдер мен модельдеуді жасау кезінде инженерлерге қажет болатын бағдарламалау тілдерінің функционалдық мүмкіндіктері көп емес.

Жаңа Verilog-A тілі (1995) синтаксис сияқты C тіліндегі бағдарламалау тілін оңай оқитын балама әдісті ұсынады. Осылайша Verilog-A - бұл сәйкес келетін мұрагері SPICE тізбектің топологияларын сипаттайтын желілер.

Verilog-AMS тілі - аналогтық және цифрлы компоненттері бар электроника тізбегін сипаттаудың ең күрделі әдісі. Жоғарыда айтылғандай, Verilog-AMS таза цифрлық Verilog-тің туындысы болып табылады, ол Verilog A-нің аналогты және аналогтық және цифрлы бөлшектерін қосу интерфейсі арқылы кеңейтілген.

TINA құрылғысының кітапханаларының көпшілігі орналасқан Spice netlist форматы. Дегенмен, үлгілерді жасай және импорттай аласыз және TINA макролдарын Verilog-A және Verilog-AMS пішімінде орналастыра аласыз. ExamplesVerilog TINA ішіндегі бірнеше тілдегі мысалдарды, құрылғы үлгілерін және схемаларын табуға болады.

Verilog-AMS мысалы:

Төмендегі схемада Serial Peripheral Interface (SPI) бар сандық аналогтық түрлендіргіш (DAC) макрос және сандық SPI сигналын генерациялайтын сынақ орындық макростары бар. DAC үлгісі Verilog AMS ішінде анықталған. Бір қызығы, сол жақта тест стенограммасы VHDL-де жазылған, ол түрлі HDL-ді араластырудың мысалы, бірақ біз мұнда оң жағындағы Verilog AMS макросына шоғырланамыз. Бұл тізбек (DAC VAMS.TSC) TINA EXAMPLESVerilog AMS қалтасына қосылады.

TINA-де DAC макросын екі рет нұқып, Enter Macro түймешігін басу арқылы DAC үлгісінің Verilog AMS кодын көре аласыз.

Кодтың бір бөлігі төменде көрсетілген:

Біз кодты егжей-тегжейлі талдауға кіріспейміз. Жоғарыда көрсетілген бірінші бөлімде DA Verilog модулі сериялық сигналды аналогтық сигналға (VOUTA) түрлендіреді.

Төменде келтірілген макроның соңында (TINA-де сіз төменге қарай айналдыра аласыз), DA модулі шақырылады және Verilog A нұсқауларын пайдаланып, қарапайым оппула және RC сүзгісі арқылы сигнал тегістеледі. Төмендегі код фрагментіндегі конденсатордың анықтамасын көруге болады.