3. Транзистор на полевен ефект (JFET)

Транзистор на полевен ефект (JFET)

На MOSFET има голем број на предности во однос на транзистор поле ефект транзистор (JFET). Имено, влезниот отпор на MOSFET е повисок од оној на JFET. Поради оваа причина, MOSFET е избран во корист на JFET за повеќето апликации. Сепак, JFET сè уште се користи во ограничени ситуации, особено за аналогни апликации.

Видовме дека за подобрување на MOSFETs потребна е не-нулта порта напон за да се формира канал за спроводливост. Ниту еден струја од мнозински носач не може да протекува помеѓу изворот и одводот без овој приложен портален напон. Спротивно на тоа, JFET ја контролира спроводливоста на струјата на мнозински носач во постоечкиот канал помеѓу двата омички контакти. Тоа го прави со промена на еквивалентната капацитивност на уредот.

Иако се приближуваме до JFET без да ги користиме резултатите добиени порано за MOSFET, ќе видиме многу сличности во работењето на двата типа уреди. Овие сличности се сумирани во Дел 6: „Споредба на MOSFET со JFET“.

Шематски за физичката структура на JFET е прикажан на Слика 13. Како и BJT, JFET е три терминални уреди. Во основа има само еден pn спој помеѓу портата и каналот наместо две, како во БЈТ (иако се чини дека има два pn спојувања прикажани на Слика 13, овие се поврзани паралелно со поврзување на портата терминали. Така, тие можат да се третираат како една крстосница).

на n-канал ЈФЕТ, прикажан на Слика 14 (а), е конструиран со користење на лента од nтип на материјал со две p-типични материјали дифузни во лента, по една на секоја страна. На p-канал JFET има лента од pтип на материјал со две n-типови материјали дифузни во лента, како што е прикажано на Слика 13 (б). Слика 13 исто така ги покажува симболите на колото.

За да добиеме увид во работата на JFET, дозволете ни да го поврземе n-канал JFET до надворешно коло како што е прикажано на Слика 14 (а). Позитивен напон, V_DD, се применува на мозоци (ова е аналогно на V_CC напон за напојување за BJT) и изворот е прикачен за заеднички (земјата). А порта напон, V_GG, се применува на портата (ова е аналогно на V_BB за БЈТ).

Слика 13-физичка структура на JFET

V_DD обезбедува напон од одводен извор, v_DS, што предизвикува струја на мозоци, i_D, да тече од мозоци до извор. Бидејќи раскрсницата на портата е обратно-пристрасна, резултатите од нула се прикажуваат. Тековната струја, i_D, што е еднакво на изворната струја, постои во каналот опкружен со p-тип портата. На напонот од портата до извор, v_GS, што е еднакво на, создава осиромашен регион во каналот што ја намалува ширината на каналот. Ова, пак, го зголемува отпорот помеѓу одводот и изворот.

Слика 14 - n-канален JFET поврзан со надворешни кола

Ја разгледуваме JFET операцијата со v_GS = 0, како што е прикажано на Слика 14 (б). Тековната струја, i_D, преку n-канал од одвод на изворот предизвикува пад на напонот по должината на каналот, со повисок потенцијал на дренажната порта. Овој позитивен напон на цевката-портата реверс-пристрасност на pn спојување и создава област на осиромашување, како што е прикажано од темната засенчена област во Слика 14 (б). Кога ќе се зголеми v_DS, одводната струја, i_D, исто така се зголемува, како што е прикажано на Слика 15.

Оваа акција резултира со поголем регион на осиромашување и зголемен отпор на канал помеѓу одводот и изворот. Како v_DS е дополнително зголемен, точка е постигната онаму каде што регионот на осиромашување го отсекува целиот канал на работ на одводот, а струја од мозоци ја достигнува својата точка на сатурација. Ако се зголемиме v_DS надвор од оваа точка, i_D останува релативно константна. Вредноста на заситената тековна струја со V_GS = 0 е важен параметар. Тоа е струја на сатурација на изворот, I_ДСС. Го најдовме тоа KV_T² за режим на осиромашување MOSFET. Како што може да се види од Слика 15, се зголемува v_DS надвор од овој таканаречен канал отчукување точка (-V_P, I_ДСС) предизвикува многу мало зголемување во i_D, И i_D-v_DS карактеристичната крива станува речиси рамна (т.е., i_D останува релативно константна v_DS дополнително се зголемува). Сети се на тоа V_T (сега назначен V_P) е негативно за n-канал уред. Операцијата што се наоѓа надвор од точка на прскање (во регионот на заситеност) се добива кога напонот за одвод, V_DS, е поголема од -V_P (види Слика 15). Како пример, да речеме V_P = -4V, ова значи дека напонот за одвод, v_DS, мора да биде поголем или еднаков на - (- 4V), со цел JFET да остане во регионот на сатурација (нормално работење).

Овој опис покажува дека JFET е уред со оштетен вид. Очекуваме нејзините карактеристики да бидат слични на оние на муштериите на осиромашување. Меѓутоа, постои важен исклучок: Иако е можно да се користи MOSFET-тип на осиромашување во режимот за подобрување (со примена на позитивен v_GS ако уредот е n-канал) ова не е практично во уредот со тип JFET. Во пракса, максимум v_GS е ограничена на приближно 0.3V од pn-junction останува суштински пресечен со овој мал напред напон.

Слика 15 - i_D наспроти v_DS карактеристична за n-канал ЈФЕТ (V_GS = 0V)

3.1 JFET варијација на напон од напојување до извор

Во претходниот дел, го развивме i_D-v_DS карактеристична крива со V_GS = 0. Во овој дел, сметаме дека е комплетен i_D-v_DS карактеристики за различни вредности на v_GS. Забележете дека во случајот со BJT, карактеристичните кривини (i_C-v_CE) имаат i_B како параметар. FET е напонски контролиран уред каде v_GS го контролира. Слика 16 го покажува i_D-v_DS карактеристични криви за двете n-канал и p-канал JFET.

Слика 16-i_D-v_DS карактеристични кривини за JFET

Како што се зголемува (v_GS е повеќе негативен за n-канал и повеќе позитивни за p-канал) се формира депонирачкиот регион и се добива отчукување за пониски вредности на i_D. Оттука за n-канал JFET на Слика 16 (а), максимум i_D се намалува од I_ДСС as v_GS е повеќе негативен. Ако v_GS е дополнително намален (повеќе негативен), вредност од v_GS се постигнува по што i_D ќе биде нула, без оглед на вредноста на v_DS. Оваа вредност на v_GS се нарекува V_{ГШ (исклучено)}или напон (V_p). Вредноста на V_p е негативно за n-канал JFET и позитивен за p-канал JFET. V_p може да се спореди со V_T за режим на осиромашување MOSFET.

3.2 JFET трансферни карактеристики

Карактеристиката за трансфер е заговор на струја на одвод, i_D, како функција на напонот за одвод на извор, v_DS, Со v_GS еднаков на збир на постојани напони (v_GS = -3V, -2, -1V, 0V на слика 16 (а)). Карактеристиката на пренос е речиси независна од вредноста на v_DS бидејќи откако JFET стигне до отчукување, i_D останува релативно константна за зголемување на вредностите на v_DS. Ова може да се види од i_D-v_DS криви на Слика 16, каде што секоја крива станува приближно рамна за вредностите на v_DS>V_p.

На слика 17, ги прикажуваме карактеристиките на трансферот и i_D-v_DS карактеристики за n-канал JFET. Ги планираме овие со заеднички i_D оската да покаже како да се добие една од друга. Карактеристиките на трансферот можат да се добијат од продолжување на i_D-v_DS криви како што е прикажано со испрекинатите линии на слика 17. Најкорисен метод за одредување на карактеристиката на преносот во регионот на сатурација е со следната врска (равенката на Шокли):

(16)

Оттука, ние треба само да знаеме I_ДСС V_p да се утврди целата карактеристика. Податоците во листовите на производителите често ги даваат овие два параметри, така што може да се конструира карактеристиката за пренос. V_p во листот со спецификации на производителот е прикажан како V_{ГШ (исклучено)}. Забележи го тоа i_D заситува, (т.е. станува постојана) како v_DS го надминува потребниот напон за канал да се извлече. Ова може да се изрази како равенка за v_{ДС, седна} за секоја крива, како што следува:

(17)

As v_GS станува по-негативен, приливот се појавува со пониски вредности на v_DS и струјата на сатурација станува помала. Корисното подрачје за линеарно ракување е над истребување и под напон на дефект. Во овој регион, i_D е заситен и неговата вредност зависи од тоа v_GS, според равенката (16) или карактеристиката на трансферот.

Слика 17 - JFET пренесување карактеристики криви

Трансферот и i_D-v_DS Карактеристичните кривини за JFET, кои се прикажани на Слика 17, се разликуваат од соодветните кривини за BJT. Кривите на BJT може да бидат претставени како рамномерно распоредени за униформни чекори во базната струја поради линеарен однос помеѓу i_C i_B. JFET и MOSFET немаат струја аналогна на базната струја, бидејќи портата струи се нула. Затоа, ние сме принудени да го покажеме семејството на криви i_D наспроти v_DS, а односите се многу нелинеарни.

Втората разлика се однесува на големината и обликот на омичкиот регион на карактеристичните кривини. Потсетиме дека при користењето на BJTs, избегнуваме нелинеарна операција со избегнување на пониските вредности на 5% v_CE (т.е. регион на сатурација). Гледаме дека ширината на омичкиот регион за JFET е функција на напонот од портата до извор. Омичкиот регион е сосема линеарен се додека коленото не се случи близу до искривување. Овој регион се нарекува Омиски регион затоа што кога транзистор се користи во овој регион, се однесува како омичен отпорник чија вредност е одредена од вредноста на v_GS. Како што се намалува големината на напонот од вратата до изворот, се зголемува ширината на омскиот регион. Забележуваме и од Слика 17 дека напонот на распаѓање е функција на напонот од вратата до изворот. Всушност, за да добиеме разумно линеарно засилување на сигналот, мора да искористиме само релативно мал сегмент од овие кривини - областа на линеарно работење е во активниот регион.

As v_DS се зголемува од нула, на секоја крива се појавува точка на прекин, по која мозочната струја се зголемува многу малку v_DS продолжува да се зголемува. При оваа вредност на напонот за одвод на изворот, се јавува удар. Исклучете ги вредностите означени на Слика 17 и се поврзани со испрекината крива што го дели омичкиот регион од активниот регион. Како v_DS продолжува да се зголемува надвор од удар, се достигнува точка кога напонот помеѓу одводот и изворот станува толку голем што лавина дефект се случува. (Овој феномен се појавува и кај диоди и во BJTs). На дефект, i_D драстично се зголемува со занемарливо зголемување v_DS. Оваа дефект се јавува на крајот на одводот на каналот-канал. Оттука, кога напонот на одводната порта, v_DG, го надминува дефектниот напон (BV_GDS за pn крстосница), се појавува лавина [за v_GS = 0 V]. Во овој момент, на i_D-v_DS карактеристична е извонредната форма прикажана на десниот дел на Слика 17.

Регионот помеѓу дефектниот напон и дефектот на лавината се нарекува активен регион, оперативен регион за засилувач, регион на заситеностили Исклучен регион. Омичкиот регион (пред искривуването) обично се нарекува триоден регион, но понекогаш се нарекува и напонски контролиран регион. JFET е управуван во омичкиот регион и кога е посакуван променлив резистор и во преклопни апликации.

Нарушувањето на напонот е функција од v_GS како и v_DS. Како што се зголемува големината на напонот помеѓу портата и изворот (повеќе негативни за n-канал и повеќе позитивни за p-канал), прекинот на напонот се намалува (види Слика 17). Со v_GS = V_p, струјата на одводот е нула (освен за мала тековна струја), и со v_GS = 0, тековната струја се заситува со вредност,

(18)

I_ДСС е сатурација одвод на извор струја.

Помеѓу отчукување и дефект, струјата на одводот е заситен и не се менува значително како функција од v_DS. Откако JFET ќе ја помине оперативната точка, вредноста на i_D може да се добие од карактеристичните кривини или од равенката

(19)

Попрецизна верзија на оваа равенка (земајќи го во предвид малиот наклон на карактеристичните кривини) е како што следува:

(20)

λ е аналогно на λ за MOSFETs, и за 1 /V_A за БЈТ. Од λ е мал, тоа го претпоставуваме . Ова го оправдува испуштањето на вториот фактор во равенката и со користење на приближување за прибирање и голема сигнална анализа.

Сатуративната одводна струја за струја, I_ДСС, е функција на температура. Ефектите на температурата врз V_p не се големи. Сепак, I_ДСС се намалува со зголемувањето на температурата, намалувањето е колку што 25% за 100^o зголемување на температурата. Уште поголеми варијации се случуваат во V_p I_ДСС поради мали варијации во процесот на производство. Ова може да се види со гледање на додатокот за 2N3822 каде што е максимум I_ДСС е 10 mA, а минимумот е 2 mA.

Струите и напоните во овој дел се претставени за n-канал JFET. Вредностите за а p-канел JFET се обратни на оние дадени за n-канал.

3.3 JFET модел на мали сигнали

Модел на мал сигнал на JFET може да се изведе по истите постапки што се користат за MOSFET. Моделот е базиран на односот на равенката (20). Ако го земеме предвид само ac компонента на напон и струи, имаме

(21)

Параметрите во равенката (21) се дадени со парцијални деривати,

(22)

Резултирачкиот модел е прикажан на Слика 18. Имајте на ум дека моделот е идентичен со претходно добиениот модел на MOSFET, освен што вредностите на g_m r_o се пресметуваат со користење на различни формули. Всушност, формулите се идентични ако V_p се заменува V_T.

Слика 18 - JFET мал сигнал наизменична линија

За дизајн на JFET засилувач, Q-точка за dc приливот на пристрасност може да се одреди или графички, или со користење на анализа на кола, претпоставувајќи режим на исклучување на транзистор. На dc бинарна струја на Q-точката треба да лежи помеѓу 30% и 70% од I_ДСС. Ова ја лоцира Q-точката во нај линеарен регион на карактеристичните кривини.

Односот помеѓу i_D v_GS може да се црта на бездимензионален графикон (т.е. нормализирана крива) како што е прикажано на Слика 20.

Вертикалната оска на овој графикон е i_D/I_ДСС и хоризонталната оска е v_GS/V_p. Наклонот на кривата е g_m.

Разумна постапка за лоцирање на мирната вредност во близина на центарот на линеарниот оперативен регион е да изберете и. Забележете од Слика 6.20 дека ова е близу до средната точка на кривината. Следно, избираме. Ова дава широк спектар на вредности за v_ds кои го задржуваат транзисторот во режим на отсекување.

Слика 20 -i_D/I_ДСС наспроти v_GS/V_p

Ние можеме да ја најдеме транспроводноста на Q-точката или од наклонот на кривата на Слика 20 или со користење на равенка (22). Ако ја користиме оваа постапка, параметарот на транспроводност е даден со,

(23)

Запомнете дека оваа вредност на g_m зависи од претпоставката дека I_D е поставен на една половина I_ДСС V_GS . 0.3V_p. Овие вредности вообичаено претставуваат добра почетна точка за поставување на минималните вредности за JFET.

ПРЕТХОДНО-2. Метал-оксид полупроводник FET (MOSFET)

Следно - 4. Конфигурации на FET засилувачи и прилагодување