• Скокни на Главната страница на ТИНА & Општи информации 

• VHDL симулација
• Симулација на Verilog
• Симулација на Verilog-A & AMS
• Симулација на SystemVerilog
• Симулација на SystemC

VHDL-AMS е продолжение на јазикот за опис на хардверот VHDL, исто така вклучен во TINA. Вклучува Aналог и Mixed-Sигнални екстензии (AMS) на чисто дигиталниот VHDL јазик со цел да се симулираат аналогни и мешани сигнални системи. Можете да најдете неколку примери на кола во папката Examples\HDL\VHDL-AMS на TINA.

Пример VHDL-AMS: