10. Конструкция усилителя FET
ТОК - 10. Конструкция усилителя на полевых транзисторах.
ПРЕДЫДУЩАЯ - 9. Усилитель FET анализ
Конструкция усилителя FET
Теперь мы рассмотрим расширение анализа усилителей FET, представленного ранее в этой главе, на конструкцию усилителей FET. Мы попытаемся определить неизвестные в задаче проектирования, а затем разработаем уравнения для решения этих неизвестных. Как и в большинстве электронных конструкций, количество уравнений будет меньше, чем число неизвестных. Дополнительные ограничения устанавливаются для достижения определенных общих целей (например, минимальные затраты, меньшие различия в производительности из-за изменений параметров).
10.1 Усилитель CS
Процедура проектирования усилителя CS представлена в этом разделе. Мы сведем JFET и конструкцию усилителя с истощающим МОП-транзистором к организованной процедуре. Хотя это может показаться
свести дизайн к очень рутинному процессу, вы должны убедить себя, что понимаете происхождение каждого шага, поскольку впоследствии могут потребоваться несколько вариантов. Если все, что вы делаете для разработки усилителя CS, - это бездумно «подключаетесь» к шагам, которые мы представляем, вы упускаете весь смысл этого обсуждения. Как инженер, вы стремитесь делать то, что не рутина. Сведение теории к организованному подходу - это то, что вы будете делать. Вы не будете просто применять подходы, которые другие уже сделали для вас.
Усилители разработаны с учетом требований к усилению при условии, что требуемые характеристики находятся в пределах диапазона транзистора. Обычно указываются напряжение питания, сопротивление нагрузки, коэффициент усиления по напряжению и входное сопротивление (или коэффициент усиления по току). Задача дизайнера - выбрать значения сопротивления. R1, R2, RDкачества RS, Обратитесь к рисунку 40, следуя инструкциям процедуры. Эта процедура предполагает, что устройство выбрано и его характеристики известны.
Рисунок 40 JFET CS усилитель
Сначала выберите точку Q в области насыщения характеристических кривых полевого транзистора. Обратитесь к кривым на рисунке 40 (b) для примера. Это идентифицирует VDSQ, VGSQкачества IDQ.
Теперь мы решим для двух резисторов в выходной петле, RS и RD, Поскольку существует два неизвестных, нам нужны два независимых уравнения. Мы начинаем с написания dc Уравнение КВЛ вокруг контура сток-исток,
(58)
Решение по сумме двух резисторов дает
(59)
(60)
Сопротивление, RD, является единственным неизвестным в этом уравнении. Решение для RD приводит к квадратному уравнению, имеющему два решения, одно отрицательное и одно положительное. Если положительное решение приводит к RD > K1таким образом, подразумевая отрицательный RSдолжна быть выбрана новая Q-точка (т. е. перезапустить проект). Если положительное решение дает RD < K1Мы можем продолжить.
Теперь, когда RD известно, мы решаем за RS используя уравнение (59), уравнение цикла сток-исток.
(61)
Доступно RD и RS известно, нам нужно только найти R1 и R2.
Мы начнем с переписывания уравнения КВЛ для петли затвор-исток.
(62)
Напряжение, VGS, имеет противоположную полярность от VDD, Таким образом, термин IDQRS должно быть больше, чем VGSQ по величине. Иначе, VGG будет иметь противоположную полярность от VDD, что невозможно в соответствии с уравнением (62).
Теперь мы решаем за R1 и R2 при условии, что VGG найдено та же полярность as VDD, Эти значения резистора выбираются путем нахождения значения RG из уравнения усиления тока или из входного сопротивления. Мы решаем за R1 и R2.
(63)
Предположим теперь, что уравнение (62) приводит к VGG это имеет противоположной полярности of VDD, Не возможно решить для R1 и R2, Практический способ продолжить состоит в том, чтобы позволить VGG = 0 V. Таким образом, 
. С VGG определяется уравнением (62), предварительно рассчитанное значение RS Теперь необходимо изменить.
Рисунок 41 - CS-усилитель
На рисунке 41, где конденсатор используется для обхода части RSмы развиваем новое значение RS следующим образом:
(64)
Значение RNDC is RS1 + RS2 и значение RМешок is RS1.
Теперь, когда у нас есть новый RNDCМы должны повторить несколько более ранних шагов в дизайне. Мы еще раз определяем RD используя KVL для цикла сток-исток.
(65)
Задача проектирования теперь становится проблемой расчета RS1 и RS2 вместо того, чтобы найти только один источник резистора.
С новым значением для RD of K1 - РNDC, мы переходим к выражению усиления по уравнению (60) с RМешок используется для этого ac уравнение, а не RS, Следующие дополнительные шаги должны быть добавлены в процедуру проектирования:
Мы нашли RМешок (что просто RS1) из уравнения усиления по напряжению
(66)
RМешок является единственным неизвестным в этом уравнении. Решая для этого, находим
(67)
Предположим теперь, что RМешок оказывается положительным, но менее RNDC, Это желаемое условие, так как
(68)
Тогда наш дизайн завершен и
(69)
Предположим, что RМешок оказывается положительным, но большой чем RNDC, Усилитель не может быть спроектирован с усилением напряжения и Q-точкой по выбору Новая Q-точка должна быть выбрана. Если усиление по напряжению слишком велико, возможно, не удастся повлиять на проект с любой точкой Q. Может потребоваться другой транзистор или может потребоваться использование двух отдельных ступеней.
10.2 CD-усилитель
Теперь представим процедуру проектирования усилителя CD JFET. Указаны следующие величины: усиление по току, сопротивление нагрузки и VDD. Вместо текущего усиления можно указать входное сопротивление. При изучении следующей процедуры обращайтесь к схеме на Рисунке 39. Еще раз напоминаем вам, что процесс сведения теории к набору шагов является важной частью этого обсуждения, а не фактическими шагами.
Сначала выберите точку Q в центре характеристических кривых полевого транзистора с помощью рисунка 20 («Глава 3: Переходный полевой транзистор (JFET)»). Этот шаг определяет VDSQ, VGSQ, IDQ и gm.
Мы можем решить для резистора, подключенного к источнику, написав dc Уравнение КВЛ вокруг контура сток-исток.
(70)
из которого мы находим dc Значение RS,
(71)
Затем мы находим ac значение сопротивления, RМешок, из переупорядоченного уравнения усиления тока, Уравнение (55).
(72)
в котором RG = Rin. Если входное сопротивление не указано, пусть RМешок = RNDC и рассчитать входное сопротивление по уравнению (72). Если входное сопротивление недостаточно велико, может потребоваться изменить местоположение Q-точки.
If Rin указано, нужно рассчитать RМешок из уравнения (72). В таких случаях, RМешок отличается от RNDCОбходим часть RS с конденсатором.
Теперь обратим внимание на схему смещения входа. Мы определяем VGG используя уравнение,
(73)
Инверсия фазы не производится в усилителе FET источника-повторителя и VGG обычно имеет ту же полярность, что и напряжение питания.
Теперь, когда VGG Известно, мы определяем значения R1 и R2 из тевенинского эквивалента схемы смещения
(74)
В SF обычно достаточно тока утечки для выработки напряжения противоположной полярности, необходимого для компенсации отрицательных напряжений, требуемых затвором JFET. Следовательно, можно использовать нормальное смещение с делением напряжения.
Рисунок 44 - CD-усилитель с обойденной частью RS
Теперь вернемся к задаче определения входного сопротивления. Мы можем предположить, что часть RS обходит, как на рисунке 44, что приводит к различным значениям RМешок и RNDC, Мы используем уравнение (71) для решения RNDC, Далее мы дадим RG равное указанному значению Rinи использовать уравнение (72) для решения RМешок.
Если же линия индикатора RМешок рассчитанный выше меньше RNDC, дизайн выполняется в обход RS2 с конденсатором. Помни что RМешок = RS1 и RNDC = RS1 + RS2, Если с другой стороны, RМешок больше, чем RNDC, Q-точка должна быть перемещена в другое место. Мы выбираем меньшее VDS тем самым вызывая падение напряжения на RS1 + RS2, Что делает RNDC больше. Если VDS не может быть уменьшено в достаточной степени, чтобы сделать RNDC больше, чем RМешок, то усилитель нельзя спроектировать с заданным коэффициентом усиления по току, Rinи тип FET. Необходимо изменить одну из этих трех спецификаций или использовать второй каскад усилителя для обеспечения требуемого усиления.
10.3 Усилитель начальной загрузки SF
Теперь мы рассмотрим вариант усилителя CD, известный как SF (или CD) загрузочный усилитель FET, Эта схема является частным случаем SF, называемой схема начальной загрузки и показано на рисунке 45.
Здесь смещение проявляется только через часть резистора источника. Это уменьшает необходимость в обходе конденсатора через часть резистора источника и, таким образом, достигает гораздо большего входного сопротивления, чем обычно может быть достигнуто. Такая конструкция позволяет нам использовать преимущества высокоимпедансных характеристик полевого транзистора без использования большого значения резистора затвора, RG.
Эквивалентная схема на рисунке 46 используется для оценки работы схемы
Рисунок 45 - последователь источника начальной загрузки
Предположим, что iin достаточно мал, чтобы приблизить ток в RS2 as i1, Выходное напряжение затем оказывается
(75)
в котором
(76)
Если предположение о iin недействительно, заменяется выражением
(77)
Уравнение КВЛ на входе дает vin следующим образом:
(78)
Электрический ток, i1, найдено из отношения делитель тока,
(79)
Объединение уравнений (79) и (78),
(80)
Второе уравнение для vin развивается вокруг петли RG и RS2 а именно:
(81)
Мы исключаем vin установив Equation (80) равным Equation (81) и решив для iin для получения
(82)
Входное сопротивление, Rin = vin/iin, определяется делением уравнения (81) на уравнение (82) с результатом,
(83)
RG является единственным неизвестным в этом уравнении, поэтому мы можем решить, чтобы получить,
(84)
Текущее усиление
(85)
Теперь мы можем использовать полученные ранее уравнения вместе с наблюдением, что RS – RS2 = RS1 для того, чтобы решить для текущего усиления.
(86)
Коэффициент усиления по напряжению
(87)
Обратите внимание, что знаменатель в уравнении (84) больше числителя, таким образом, показывая, что RG <(Rin–RS2). Это доказывает, что большое входное сопротивление может быть достигнуто без того же размера, что и RG.
