• Hüppa TINA avalehele ja üldteavet 

• VHDL simulatsioon
• Verilog Simulation
• Verilog-A ja AMS-i simulatsioon
• SystemVerilogi simulatsioon
• SystemC simulatsioon

VHDL-AMS on VHDL-i riistvara kirjelduskeele laiendus, mis sisaldub ka TINA-s. See sisaldab Analog ja Mixed-Signal laiendused (AMS) puhtalt digitaalsele VHDL-keelele, et simuleerida analoog- ja segasignaaliga süsteeme. TINA kaustast Näited\HDL\VHDL-AMS leiate mitmeid vooluahela näiteid.

VHDL-AMS näide: