3. Lotura eremuko efektu-transistorea (JFET)
KORRONTEA - 3. Juntura Eremu Efektuaren Transistorea (JFET)
AURREKOA- EZAZU. Metal-oxidoen erdieroale FET (MOSFET)
Lotura eremuko efektu-transistorea (JFET)
MOSFETek abantaila ugari ditu bidegurutze efektuko transistoreen gainean (JFET). Nabarmen, MOSFETen sarrerako erresistentzia JFETekoa baino altuagoa da. Hori dela eta, MOSFET aplikazio gehienetarako JFETen alde hautatzen da. Hala ere, JFET aplikazio analogikoetarako batez ere egoera mugatuetan erabiltzen da.
Ikusi dugu hobekuntza MOSFETek zero ate ez diren tentsio bat behar dutela eroankortasunerako kanala sortzeko. Iturriaren eta drainatzearen artean ezin da korrontearen gehiengoaren korrontea ireki, aplikatutako ate-tentsio hori gabe Aitzitik, JFETek gehienezko garraiolariaren uneko konduktibitatea kontrolatzen du lehendik dagoen kanal batean, bi kontaktu ohmikoen artean. Hori egiten du gailuaren edukiera baliokidea aldatuz.
MOSFETetarako lehenago ateratako emaitzak erabili gabe JFETetara hurbiltzen garen arren, bi gailu moten funtzionamenduan antzekotasun ugari ikusiko ditugu. Antzekotasun horiek 6. atalean laburbiltzen dira: "MOSFET-en konparazioa JFET-rekin".
JFETen egitura fisikoaren eskematikoa 13 irudian erakusten da. BJT bezala, JFET hiru terminal gailu bat da. Funtsean bakarra du pn atea eta kanala arteko lotura bi baino BJT moduan (badirudi bi izan arren) pn 13 irudian agertzen diren loturak, paraleloan konektatzen dira atea terminalak kableatuz. Beraz, bidegurutze bakarra bezala tratatu daitezke.
The n-channel JFET, 14 irudian (a) erakusten da, zerrenda baten bidez eraikitzen da n- bi motatako materiala p- Formako materialak, alde bakoitzean hedatzen dira. The p-channel JFET zerrenda du p- bi motatako materiala n- banda horretan hedatutako moduko materialak, 13 irudian (b) erakusten den moduan. 13 irudian zirkuituaren ikurrak ere erakusten dira.
JFETen funtzionamendua ezagutzeko, konektatu n-channel JFET kanpoko zirkuitu batera 14 irudian (a) erakusten den moduan. Hornidura tentsio positiboa, VDD, ihesa aplikatzen zaio (hau antzekoa da) VCC hornidura tentsioa BJT baterako) eta iturria erkidean (lurrean) erantsita dago. Ate hornidura tentsioa, VGG, ateari aplikatzen zaio (hau antzekoa da VBB BJT egiteko).
XFX-aren 13-egitura fisikoa
VDD drainatze-iturri tentsio bat eskaintzen du vDS, hau drainatze-korrontea eragiten du iD, ihesa eta iturburutik igarotzea. Atea-iturburuen bidegurutzea alderantziz eragindakoa da eta zero atea uneko emaitzak dira. Drainatze-korrontea, iD, iturburuko korrontearen berdina dena, kanalean dago p- motako atea. Atea-iturburuen tentsioa, vGS, hau da, berdina da agortzeko eskualdea kanalaren zabalera murrizten duen kanalean. Horrek, era berean, drainatze eta iturriaren arteko erresistentzia handitzen du.
14. irudia - n kanaleko JFET kanpoko zirkuituetara konektatua
JFET funtzionamendua pentsatzen dugu vGS = 0, 14 irudian (b) erakusten den moduan. Drainatze-korrontea, iDBertan, n- drainatzetik iturburutik kanala tentsioaren jaitsiera sortzen da kanalean, drainatze atearen bidegurutzean potentzial handiagoa duena. Tentsio positibo hau drainatze atearen bidegurutzean alderantzikatzen du pn bidegurutzea eta agortzea eskualde bat sortzen du, iluntzeko iluneko eremuak erakusten duen moduan 14 (b) irudian. Handitzean vDS, drainatze-korrontea, iDere handitzen da, 15 irudian erakusten den moduan.
Ekintza honek agortzen duen eskualde handiagoa eta kanalaren eta iturriaren arteko erresistentzia handiagoa sortzen du. As vDS Gehiago handitzen da, agortzen den eskualdean kanal osoa drainatze-ertzean mozten den puntua lortzen da eta drainatze-korrontea saturazio puntura iristen da. Handitzen badugu vDS puntu honetatik kanpo iD konstantea izaten jarraitzen du. Xurgatze korronte saturatuaren balioa VGS = 0 parametro garrantzitsua da. Hau da drainatze-iturria saturazioaren unekoa, IDSS. Hori zela uste genuen KVT2 agortu modua MOSFET. 15 irudian ikus daitekeen bezala, gero eta handiagoa da vDS deituriko kanaletik kanpo pixka-off puntua (-VP, IDSS) oso gutxi hazten da iD, eta iD-vDS ezaugarri kurba ia laua bihurtzen da (hau da, iD nahiko konstante izaten jarraitzen du vDS gehiago handitu egiten da). Gogoratu VT (orain izendatua VP) negatiboa da n-kanal gailua. Atseden puntutik haratago funtzionatzen duen eragiketa (saturazio eskualdean) drainatze tentsioa lortzen da. VDS, baino handiagoa da -VP (ikusi 15 irudia). Adibide gisa, esan dezagun VP = -4V, horrek esan nahi du drainatze tentsioa, vDS, (- 4V) baino handiagoa edo berdina izan behar du JFETek saturazio (funtzionamendu normala) eskualdean geratzen dena.
Deskribapen honek JFET agortzeko gailu bat dela adierazten du. Bere ezaugarriak agortzea MOSFETen antzekoak izatea espero dugu. Hala ere, salbuespen garrantzitsu bat dago: agerpen mota MOSFET hobekuntza moduan funtzionatu arren (positiboa aplikatuz. vGS gailua bada n-channel) hau ez da praktikoa JFET motako gailuan. Praktikan, gehienekoa vGS 0.3V gutxi gorabeherakoa da pn-zukapena funtsean moztuta geratzen da aurrerantz tentsio txiki honekin.
15 irudia –– iD versus vDS ezaugarrietarako n-kanal JFET (VGS = 0V)
3.1 JFET Gate-To-Source Tentsio aldaketa
Aurreko atalean, iD-vDS kurba ezaugarriarekin VGS = 0. Atal honetan, osotasunean jotzen dugu iD-vDS Balio ezberdinak dituzten ezaugarriak vGS. Kontuan izan BJTren kasuan kurba ezaugarri (iC-vCE) izan iB parametro gisa. FET da tentsio kontrolatutako gailua non vGS kontrolatzen du. 16 irudia erakusten du iD-vDS bi ezaugarria kurbak n-kanal eta p-kanal JFET.
16 irudia-iD-vDS JFETentzako kurben ezaugarriak
Handitzen den heinean 
(vGS negatiboa da n-kanal bat eta gehiago positiboa p-channel) agortzen den eskualdea osatuta dago eta pixka bat gutxiago lortzen da iD. Horregatik n-channel JFET 16 (a) irudian, gehienez iD murrizten da IDSS as vGS negatiboagoa bihurtzen da. bada vGS gehiago jaisten da (negatiboa), balioa vGS ondoren lortzen da iD zero izango da, edozein izanda ere vDS. Balio hau vGS deitzen da VGS (OFF)Edo Piztu-off tentsioa (Vp). Balioaren balioa Vp negatiboa da n-channel JFET eta positiboa a p-kanal JFET. Vp alderatu daiteke VT agortu modua MOSFET.
3.2 JFET Transferentziaren ezaugarriak
Transferentziaren ezaugarriak drainatze-korrontearen marrazkia da. iD, ihesa-iturriaren tentsioaren funtzio gisa, vDS, vGS etengabeko tentsio multzo baten berdinavGS = -3V, -2, -1V, 0V 16 irudian (a)). Transferentziaren ezaugarriak ia balioaren independentea da vDS geroztik JFET iritsiko da pixka-off, iD balio konstantea izaten jarraitzen du vDS. Hau ikus daiteke iD-vDS 16 irudiaren kurba, non kurba bakoitza gutxi gorabehera laua bihurtzen den vDS>Vp.
17 irudian, transferentziaren ezaugarriak eta iD-vDS baten ezaugarriak n-kanal JFET. Hauek lerro arruntekin marrazten ditugu iD beste ardatz bat nola lortzen den erakusteko ardatzean. Transferentziaren ezaugarriak luzapenaren bidez lor daitezke iD-vDS 17. irudiko marratxoek erakusten dituzten kurbak XNUMX. saturazio eskualdean transferentzia ezaugarria zehazteko metodo erabilgarriena honako erlazio hau da (Shockleyren ekuazioa):
(16)
Horregatik, jakin behar dugu IDSS Vp ezaugarri osoa zehazteko. Fabrikatzaileen datu orrietan bi parametro hauek ematen dira askotan, beraz transferentziaren ezaugarria eraiki daiteke. Vp fabrikatzailearen zehaztapen orrian honela agertzen da VGS (OFF). Apuntatu hori iD saturatzen du (hau da, konstante bihurtzen da) gisa vDS kanala apurtu behar den beharrezko tentsioa gainditzen du. Hau ekuazio gisa adieraz daiteke vDS, eseri egiteko bakoitzaren kurba, honela:
(17)
As vGS negatiboagoa bihurtzen da; vDS eta saturazioaren korrontea txikiagoa bihurtzen da. Eragiketa linealarentzako eskualde erabilgarria pinch-off gainetik dago eta matxura-tentsioaren azpitik dago. Eskualde honetan, iD saturatuta dago eta bere balioa araberakoa izango da vGS, Ekuazioaren arabera (16) edo transferentziaren ezaugarriak.
17 irudia - JFET transferentzia ezaugarriak kurbak
Transferentzia eta iD-vDS 17 irudian erakusten diren JFETen ezaugarri kurbaak, BJT baterako dagozkion kurba desberdinak dira. BJT kurba oinarrizko uneko urrats uniformeetarako berdinarekin banatzen dira, erlazio linealaren ondorioz iC iB. JFETek eta MOSFETek uneko oinarrizko korronteak ez dituzte korrontearen korronteak zero direla. Beraz, kurben familia erakusteko behartuta gaude iD vs. vDS, eta harremanak oso linealak dira.
Bigarren diferentzia kurben ezaugarrien eskualde ohmikoaren tamaina eta forma dago. Gogoratu BJT erabiltzean lineala eragiketa saihesten dugu, balioen% 5 txikiagoa saihestuz vCE (hau da, saturazio eskualdea). JFETeko ohmic eskualdearen zabalera atea-iturriaren tentsioaren funtzioa dela ikusiko dugu. Ohmic eskualdea nahiko lineala da belauna gertutik atera arte. Eskualde hau izenekoa da ohmiko eskualdea eskualde honetan transistorea erabiltzen denean, erresistentzia ohmikoa bezalakoa da, eta horren balioa balioaren arabera zehazten du vGS. Sarrerako atariko tentsioaren magnitudea gutxitzen den heinean eskualde ohmikoaren zabalera handitzen da. 17. Irudian ere ohartzen gara matxura-tentsioa atariko iturriaren tentsioaren funtzioa dela. Izan ere, seinale anplifikazio arrazoiz lineala lortzeko, kurba horien segmentu nahiko txikia soilik erabili behar dugu - eragiketa linealaren eremua eskualde aktiboan dago.
As vDS zero handitzen du, apurka-puntu bat gertatzen da kurba bakoitzean eta horrek ihes-korronteak oso gutxi handitzen du vDS hazten jarraitzen du. Xukatu-iturriaren tentsioaren balio horren aurrean, apur bat ateratzen da. Pin-off balioak 17 irudian etiketatzen dira eta eskualde aktiboetatik eskualde ohmikoa bereizten duen kurba marradunarekin lotuta daude. As vDS pixkatetik kanpo igotzen jarraitzen du, puntu bat iristen da drainatze eta iturriaren arteko tentsioa hain handia mendizaleen matxura gertatzen da. (Fenomeno hau ere diodoetan eta BJTetan gertatzen da). Matxura puntuan, iD igoera nabarmen handitzen da eta igoera nabarmenarekin vDS. Matxura hau atea-kanalaren bidegurutze drainatzearen amaieran gertatzen da. Hori dela eta, ihesa-atea tentsioa, vDGmatxura tentsioa gainditzen duBVGDS egiteko pn bidegurutzea), mendizale gertatzen da vGS = X V]. Puntu honetan, iD-vDS Ezaugarri honek 17 irudiaren eskuinaldean agertzen den forma berezia erakusten du.
Piztetaren tentsioaren eta mendizaleen matxura arteko eskualdea eskualde aktiboa, anplifikadorearen eskualde eragilea, saturazio eskualdeaEdo pikutatik kanpora. Ohmic eskualdea (pixka-off aurretik) normalean deitzen zaio triode eskualdea, baina batzuetan deitzen zaio tentsio kontrolatutako eskualdea. JFET da ohmiko eskualdean funtzionatzen du, bai erresistentzia aldakor bat, bai kommutazio-aplikazioetan.
Matxuren tentsioa funtzio bat da vGS baita vDS. Atariaren eta iturriaren arteko tentsioaren tamaina handitzen den heinean (negatiboagoa da) n-kanal eta gehiago positiboa p-channel), matxura tentsioa gutxitzen da (ikus 17 irudia). With vGS = Vp, drainatze-korrontea zero da (isurketa-korrontea izan ezik) eta vGS = 0, drainatzea uneko balioa baliozkoa da.
(18)
IDSS da asetze-iturria korronte saturatuan.
Pinch-off eta matxura artean, drainatze-korrontea saturatuta dago eta ez du aldatzen nabarmenki funtzio gisa vDS. JFETaren ondoren, puntuzko funtzionamendu puntua pasatzen da iD Ezaugarri kurba edo ekuazio batetik lor daiteke
(19)
Ekuazio honen bertsio zehatzagoa (kurba ezaugarrien malda arina kontuan hartuta) honako hau da:
(20)
λ da antzekoa λ MOSFETentzako eta 1 /VA BJTentzako. geroztik λ txikia da, suposatuko dugu 
. Honek ekuazioaren bigarren faktorea alde batera utzi eta justifikaziorako eta seinalearen analisi handiaren hurbilketa erabiliz justifikatzen du.
Xurgapen-iturriaren korrontearen saturazioa IDSS, tenperatura funtzioa da. Tenperaturaren ondorioak Vp ez dira handiak. Hala ere, IDSS tenperatura handitzen den heinean gutxitzen da, 25%% jaitsizo tenperatura handitzea. Nahiz eta aldaketa handiagoak gertatzen dira Vp IDSS fabrikazio prozesuaren aldakuntza txikiak direla eta. Hau 2N3822 eranskinean ikus daiteke, gehienez IDSS 10 mA da eta gutxieneko 2 mA da.
Atal honetan korronteak eta tentsioak aurkezten dira n-kanal JFET. A p-channel JFET-ek emandakoen alderantzizkoak dira n-channel.
3.3 JFET seinale txiki modua
Seinale txikiko JFET eredu bat MOSFETrako prozedura berak jarraituz egin daiteke. Eredua Ekuazio erlazioan oinarritzen da (20). Soilik jotzen badugu ac Tentsio eta korronteen osagaia dugu
(21)
Ekuazioko parametroak (21) deribatu partzialek ematen dituzte.
(22)
Ondorengo eredua 18 irudian erakusten da. Kontuan izan eredua aurrez eratorritako MOSFET ereduaren berdina dela, salbu gm ro formula desberdinak erabiliz kalkulatzen dira. Egia esan, formulak berdinak dira Vp ordezkatzen du VT.
18. irudia - JFET seinale txikiko AC eredua
JFET anplifikadorea diseinatzeko, Q - puntua dc alderantzizko unekoa grafikoki edo zehatz daiteke zirkuitu analisiak transistorearentzako pixoi-off moduan erabilita. The dc Q-puntuan dagoen alborako korrontea 30% eta 70% artean egon behar du IDSS. Honek Q-puntua kokaleku linealenetan kokatzen du.
Arteko harremana iD vGS kalkulatu daiteke dimentsioko grafiko batean (hau da, normalizatutako kurba), 20 irudian erakusten den moduan.
Grafiko honen ardatz bertikala da iD/IDSS eta ardatz horizontala da vGS/Vp. Kurbaaren malda da gm.
Aukeratutako eskualde linealaren erdialdetik gertu kokatzeko balio arrazoizko prozedura hautatzea eta. Kontuan izan 6.20 irudian kurba erdiko puntutik gertu dagoela. Ondoren, hautatuko dugu. Honek balio sorta zabala ematen du vds transistore pixka-off moduan mantentzen dute.
20 irudia -iD/IDSS versus vGS/Vp
Transkonduktantzia Q-puntuan aurki dezakegu, 20 irudiko kurba aldetik edo Ekuazioa (22) erabiliz. Prozedura hau erabiltzen badugu, transconductance parametroa,
(23)
Gogoratu balio hau gm suposizioaren mende dago ID erdira ezartzen da IDSS VGS . 0.3Vp. Balio hauek normalean JFETarentzako balio lasaiak ezartzeko abiapuntu ona adierazten dute.