FET anplifikadorearen analisia-TINA eta TINACloud baliabideak

FET anplifikadorearen analisia

Aurreko atalean FET anplifikadoreak lau oinarrizko konfigurazio definitu genituen. Atal honetan konfigurazio horietako bakoitza aztertzen da, eta gainaldiaren adierazpenak (unekoa eta tentsioa), sarrera erresistentzia eta irteerako erresistentzia ateratzen ditugu.

9.1 CS (eta Iturriaren Erresistentzia) anplifikadorea

CS anplifikadorea iturri erresistentziarekin

33. irudia - CS anplifikadorea iturriaren erresistentziarekin

33 irudian (a) CS amplificadorea erakusten du iturriaren erresistentziarekin. The ac zirkuitu baliokidea 33 irudian (b) da. Suposatuko dugu r_o aldean handia da, beraz, ahaztu egin daiteke. Iturriaren eta lurraren artean (hau da, CS anplifikadorea) kondentsadore bat badago, besterik gabe, ezarri behar dugu R_S honako hau zero da ac ekuazioak. Hori egiten dugu ondorio hau amaitzean.

33 irudiaren (b) partean, R_G da konbinazio paraleloa R₁ R₂ V_GG Thevenin baliokidea den zikloaren tentsio baliokidea da:

(41)

Aztertzeko ac zirkuitu baliokidea, KVL ekuazioa idatzi dugu atearen zirkuituaren inguruan.

(42)

Irteerako tentsioa, v_out, ematen da

Tentsioaren gain, A_v, orain aurkitu da.

(43)

Iturri erresistentzia bada, R_S, kondentsadore batek inguratuta, utzi egiten dugu R_S= 0, eta tentsioko irabazia handitzen da

(44)

Normalean negatibo handia da.

Sarrerako erresistentzia eta uneko irabazia dira

(45)

9.2 CG anplifikadorea

37 irudian (a) agertoki bakarreko atearen ohiko anplifikadorea erakusten du eta 6.37 (b) irudia erakusten du ac baliokidea. Berriro ahaztuta gaude r_o hipotesi handia pentsatzen duenaren arabera R_D batera R_kargatu.

37 - CG anplifikadorea

37 (b) ezkerreko begiztako iruditik, atea-iturburuen tentsioaren arabera ematen da

(46)

Unekoa R_S is

(47)

beraz, iturriarekiko (sarrera) erresistentzia da

(48)

CS-aren anplifikadorearen ekuazioa (45) alderatu behar da. Atea erresistentzia altua bada ikusten dugunez, iturri arruntaren anplifikadorearen sarrerako erresistentzia zabalgune arruntaren anplifikadorea baino askoz ere handiagoa izan daiteke. Izan ere, CG anplifikadorearen aplikazio kopurua mugatua da sarrerako inpedantzia txikia dela eta.

Tentsioaren abiadura da

(49)

Hau konparatuz Ekuazioarekin (44), ikusiko dugu iturburu zirkuituan erresistentzia hutsik duen CS anplifikadorearen tentsioko abantaila CG anplifikadorearen berdina dela, CG anplifikadoreak ez badu fasea aldatzen.

Irteerako erresistentzia besterik ez da ematen R_D (jarri uneko proba eta neurtzen tentsioa ezarriz v_in zero).

CG anplifikadorearen uneko irabazia da

(50)

9.3 CD (SF) anplifikadorea

39 irudian (a) etapa bakarreko drainatze arruntaren jarraitzaileentzako (SF) anplifikadorea erakusten da eta 39 (b) irudia erakusten du ac baliokidea. Aztertu ditugun konfigurazio guztiekin batera, erresistentzia handia ezabatzen dugu. r_o suposizioaren pean, askoz ere konbinazio paraleloa baino handiagoa da R_S batera R_kargatu.

39 irudia - CD anplifikadorea

Sarrera erresistentzia besterik ez da R_in = R_G. KVL ekuazio bat idazten ate-iturburua begizta inguruan, dugu

(51)

bertatik lortzen dugu

(52)

Irteerako tentsioa da

(53)

Tentsioko abiadura sarrerako tentsioaren irteera ratioa da.

(54)

Kontuan izan tentsioko abantaila hori batasuna baino txikiagoa dela eta bat hurbiltzen dela R_S batera R_kargatu handitzen.

Gaur egungo irabazia aurkitzen dugu. Irteerako korrontea karga-erresistentziaren irteerako tentsioaren ratioa da. Sarrerako korrontea sarrerako tentsioa da R_G. Beraz, irabazia ematen du

(55)

Irteeraren erresistentzia karga-erresistentzia probatzerakoan, v_test, eta, ondoren, ondorioz egungo aurkitzeko. i_test. Azterketa-iturri honek gidatutako uneko iturriaren nodo ekuazio batetik aurkitzen da.

(56)

Atea-iturriaren tentsioa besterik ez da -v_test suposatzen dugu sarrerako tentsioa zero dela. Beraz, irteerako erresistentzia da

(57)

AURREAN- 8. FET anplifikadoreak - Konfigurazio kanonikoak

NEXT-10. FET anplifikadorearen diseinua