• Անցնել TINA- ի գլխավոր էջ և ընդհանուր տեղեկություններ 

• VHDL մոդելավորում
• Verilog մոդելավորում
• Verilog-A & AMS մոդելավորում
• SystemVerilog մոդելավորում
• SystemC մոդելավորում

VHDL-AMS VHDL ապարատային նկարագրության լեզվի ընդլայնումն է, որը նույնպես ներառված է TINA-ում: Այն ներառում է Aնալոգ և Mիքսված-Sազդանշանային ընդլայնումներ (AMS) զուտ թվային VHDL լեզվին` անալոգային և խառը ազդանշանային համակարգերը մոդելավորելու համար: Դուք կարող եք գտնել մի քանի շղթայի օրինակներ TINA-ի Examples\HDL\VHDL-AMS պանակում:

VHDL-AMS օրինակ.