• Tumalon sa TINA Pangunahing Pahina at Pangkalahatang Impormasyon 

• Simulation ng VHDL
• Simulation ng Verilog
• Verilog-A & AMS Simulation
• SystemVerilog Simulation
• SystemC Simulation

VHDL-AMS ay isang extension ng VHDL hardware description language, kasama rin sa TINA. Kasama dito Analog at Mgalit-Smga ignal extension (AMS) sa purong digital na VHDL na wika upang gayahin ang mga analog at mixed-signal system. Makakahanap ka ng ilang halimbawa ng circuit sa folder ng Mga Halimbawa\HDL\VHDL-AMS ng TINA.

Halimbawa ng VHDL-AMS: