Симуляція Verilog A та AMS

Симуляція Verilog A та AMS

Jump to TINA Main Page & General Information 

Сьогодні найбільш широко використовується мова для опису схем електроніки і моделей пристроїв Spice netlist формат (1973). Проте Spice netlists часто важко читати і розуміти, і їм бракує багато функціональних мов програмування, які інженери повинні були б при створенні моделей і моделювання.

Відносно нова мова Verilog-A (1995) надає альтернативний метод з легким для читання стилем мови програмування С, подібним синтаксису. Таким чином, Verilog-A є придатним наступником SPICE netlists для опису топологій схем.

Ще більш складним методом опису електронної схеми, що містить як аналогові, так і цифрові компоненти, є мова Verilog-AMS. Як ми вже спостерігали, Verilog-AMS є похідною чисто цифрового Verilog, розширеного за допомогою суто аналогового Verilog A і інтерфейсу для підключення аналогових і цифрових частин.

Більшість бібліотек пристроїв TINA є Spice netlist формат. Однак ви вже можете створювати та імпортувати моделі та розміщувати макроси TINA у форматі Verilog-A та Verilog-AMS. Можна знайти кілька прикладів мов, моделей пристроїв і схем у папці ExamplesVerilog A TINA.

Приклад Verilog-AMS:

Наступний контур містить макрос цифрового аналогового перетворювача (ЦАП) з послідовним периферійним інтерфейсом (SPI) і макросом випробувального стенду, що генерує цифровий сигнал SPI. Модель ЦАП визначена в Verilog AMS. Цікаво, що випробувальний стенд з лівого боку написаний на VHDL, який є прикладом змішування різних HDL, але тут ми зосередимося на макрос Verilog AMS праворуч. Ця схема (DAC VAMS.TSC) включена в папку EXAMPLESVerilog AMS TINA.

У TINA ви можете побачити код Verilog AMS моделі DAC, якщо двічі клацнути макрос DAC і натиснути кнопку Enter Macro.

Частина коду показано нижче:

Ми не підемо в детальний аналіз коду. Ми просто хочемо показати, що в першій частині, показаній вище, модуль DA Verilog перетворює послідовний сигнал в аналоговий сигнал (VOUTA).

В кінці макросу показано нижче (в TINA ви можете прокрутити там вниз), модуль DA викликається і сигнал згладжується простим операційним і RC фільтром з використанням інструкцій Verilog. Ви також можете побачити визначення конденсатора в фрагменті коду нижче.