Simulare VHDL-AMS

Simulare VHDL-AMS în TINA inclusă în toate versiunile

Salt la pagina principală TINA și informații generale

Simulare VHDL
Verilog Simulation
Simulare Verilog-A și AMS
Simulare SystemVerilog
Simulare SystemC

VHDL-AMS este o extensie a limbajului de descriere hardware VHDL, inclus și în TINA. Include Analog şi Mfixat-Sextensii de semnal (AMS) la limbajul VHDL pur digital pentru a simula sisteme analogice și de semnal mixt. Puteți găsi mai multe exemple de circuit în folderul Exemple\HDL\VHDL-AMS al TINA.