HDL Debugger: Αντιμετώπιση σφαλμάτων κώδικα VHDL και Verilog

HDL Debugger: Αντιμετώπιση σφαλμάτων κώδικα VHDL και Verilog

Το σφάλμα των προγραμμάτων HDL είναι ιδιαίτερα δύσκολο λόγω των ταυτόχρονων διαδικασιών σε αυτές τις γλώσσες.

Ένα εξαιρετικό χαρακτηριστικό στην TINA είναι ότι το πρόγραμμα εντοπισμού σφαλμάτων HDL είναι πλέον ενσωματωμένο.

You Can:
  • Εκτελέστε τη δήλωση-από-δήλωση κωδικών VHDL και Verilog (Βήμα)
  • Εκτελέστε τα υποπρογράμματα ως μία δήλωση (Βήμα Πέρα)
  • Προσθέστε σημεία διακοπής (Εναλλαγή σημείου διακοπής), που εκτελείται συνεχώς (Έναρξη) και σταματά στα σημεία διακοπής.
  • Τοποθετήστε μεταβλητές, σήματα και άλλα αντικείμενα κάτω από την καρτέλα Ρολόγια και δείτε την αξία τους κατά την εκσφαλμάτωση.
  • Δείτε όλα τα σημεία διακοπής και τα αντικείμενα κάτω από τις καρτέλες Breakpoints και Locals στο κάτω μέρος του παραθύρου εντοπισμού σφαλμάτων HDL.
HDL Debugger, εικόνα 1