Verilog A in AMS simulacija

Verilog A in AMS simulacija

Jump to TINA Main Page & General Information 

Danes je najbolj razširjen jezik za opis elektronike in modelov naprav Spice netlist format (1973). Vendar pa Spice Netlisti so pogosto težko berljivi in ​​razumljivi, manjka pa veliko funkcionalnosti programskih jezikov, ki bi jih inženirji potrebovali pri izdelavi modelov in simulacij.

Razmeroma nov jezik Verilog-A (1995) ponuja alternativno metodo s sintakso, ki jo je mogoče enostavno prebrati v slogu programskega jezika C. Tako je Verilog-A primeren naslednik SPICE netlists za opis topologij vezja.

Še bolj sofisticiran način opisovanja elektronskih vezij, ki vsebuje tako analogne kot digitalne komponente, je jezik Verilog-AMS. Kot smo opazili že prej, je Verilog-AMS izpeljan iz popolnoma digitalnega Veriloga, razširjenega s čisto analognim Verilog A in vmesnikom za povezavo analognih in digitalnih delov.

Večina knjižnic naprave TINA je v Spice format seznama. Vendar lahko že ustvarjate in uvažate modele ter postavite makre TINA v format Verilog-A in Verilog-AMS. Tu lahko najdete več jezikovnih primerov, modelov naprav in vezij v mapi TINA, ki je na voljo v PrimeriVerilog A.

Primer Verilog-AMS:

Naslednje vezje vsebuje makro digitalni analogni pretvornik (DAC) s serijskim perifernim vmesnikom (SPI) in makro za preskusno napravo, ki generira digitalni signal SPI. Zanimivo je, da je testna stojnica na levi strani napisana v VHDL-u, kar je primer mešanja različnih HDL-jev, tukaj pa se bomo osredotočili na makro Verilog AMS na desni. To vezje (DAC VAMS.TSC) je vključeno v mapo EXAMPLESVerilog AMS TINA.

V TINA-ju lahko vidite kodo Verilog AMS modela DAC, če dvokliknete makro DAC in pritisnete gumb Enter Macro.

Del kode je prikazan spodaj:

Ne bomo se lotili podrobne analize kodeksa. Želimo samo pokazati, da v prvem delu, ki je prikazan zgoraj, modul DA Verilog pretvori serijski signal v analogni signal (VOUTA).

Na koncu makroja, ki je prikazan spodaj (v TINA-ju se lahko pomaknete navzdol), se imenuje modul DA in signal je zglajen z enostavnim opampom in RC filtrom z navodili Verilog A. Vidite lahko tudi definicijo kondenzatorja v spodnjem kodnem fragmentu.