• TINA Башкы бетине жана жалпы маалыматка өтүү 

• VHDL келин
• Verilog келин
• Verilog-A & AMS Simulation
• SystemVerilog симуляциясы
• SystemC симуляциясы

VHDL-AMS VHDL аппараттык сыпаттоо тилинин узартылышы, ошондой эле TINA камтылган. Ал камтыйт Aналог жана Mтакталган -Sаналогдук жана аралаш сигнал системаларын имитациялоо үчүн таза санариптик VHDL тилине игналдык кеңейтүүлөр (AMS). Сиз TINAнын Examples\HDL\VHDL-AMS папкасынан бир нече схема мисалдарын таба аласыз.

VHDL-AMS мисалы: