HDL Debugger: การดีบักโค้ด VHDL และ Verilog

การดีบักโปรแกรม HDL นั้นยากเป็นพิเศษเนื่องจากกระบวนการที่เกิดขึ้นพร้อมกันในภาษาเหล่านี้

คุณสมบัติที่ยอดเยี่ยมของ TINA คือการดีบักเกอร์ HDL ได้รับการรวมเข้าด้วยกันแล้ว

ดำเนินการ VHDL และรหัส Verilog แบบรายการต่อคำสั่ง (ขั้นตอน)
ดำเนินการโปรแกรมย่อยเป็นคำสั่งเดียว (Step Over)
เพิ่มเบรกพอยต์ (Toggle เบรกพอยต์) ทำงานอย่างต่อเนื่อง (เริ่ม) และหยุดที่เบรกพอยต์
วางตัวแปรสัญญาณและวัตถุอื่น ๆ ภายใต้แท็บเฝ้าดูและดูค่าของพวกเขาในระหว่างการดีบัก
ดูเบรกพอยต์และวัตถุทั้งหมดภายใต้แท็บเบรกพอยต์และ Locals ที่ด้านล่างของหน้าต่าง HDL ดีบักเกอร์