• ข้ามไปที่หน้าหลักของ TINA & ข้อมูลทั่วไป 

• การจำลอง VHDL
• การจำลอง Verilog
• การจำลอง Verilog-A & AMS
• การจำลอง SystemVerilog
• การจำลอง SystemC

วีเอชดีแอล-เอเอ็มเอส เป็นส่วนขยายของภาษาคำอธิบายฮาร์ดแวร์ VHDL ซึ่งรวมอยู่ใน TINA ด้วย ซึ่งรวมถึง Aนาล็อกและ Mix-Signal extensions (AMS) เป็นภาษา VHDL ดิจิตอลล้วนๆ เพื่อจำลองระบบสัญญาณอนาล็อกและสัญญาณผสม คุณสามารถค้นหาตัวอย่างวงจรต่างๆ ได้ในโฟลเดอร์ Examples\HDL\VHDL-AMS ของ TINA

ตัวอย่าง VHDL-AMS: