• Vés a la pàgina principal de TINA i informació general 

• Simulació VHDL
• Simulació de Verilog
• Simulació Verilog-A i AMS
• Simulació SystemVerilog
• Simulació SystemC

VHDL-AMS és una extensió del llenguatge de descripció de maquinari VHDL, també inclòs a TINA. Inclou Analog i Mfixat-Sextensions de senyal (AMS) al llenguatge VHDL purament digital per tal de simular sistemes de senyal analògic i mixt. Podeu trobar diversos exemples de circuits a la carpeta Exemples\HDL\VHDL-AMS de TINA.

Exemple de VHDL-AMS: