이상적인 연산 증폭기
CURRENT – 이상적인 연산 증폭기 소개
이상적인 연산 증폭기 소개
연산 증폭기는 비교적 복잡한 회로의 빌딩 블록 역할을하는 중요한 전자 장치입니다.
이 장에서는 다음 내용을 배우게됩니다.
- 회로 소자로서 이상적인 연산 증폭기의 특성.
- 연산 증폭기를 사용하여 반전 및 비 반전 증폭기를 구축하는 방법.
- 연산 증폭기 회로의 입력 및 출력 특성.
- 연산 증폭기를 나타내는 데 사용되는 회로 모델.
- 다중 입력 증폭기에 적용되는 설계 접근법.
- 보다 복잡한 연산 증폭기 회로를 설계하여 다양한 기능을 수행하는 방법.
소개
작고 가벼우 며 복잡한 회로에 대한 요구 사항이 급속하게 확장됨에 따라 수백 단일 칩에 트랜지스터가 내장되어있다. 단일 칩에 둘 이상의 요소가 배치 될 때마다 결과 장치는 집적 회로 (IC).
집적 회로는 복잡도에 따라 분류됩니다.
용어, 소규모 통합 (SSI) 약 50 개 미만의 요소로 구성된 칩을 설명하는 데 사용됩니다. 칩에 50 이상이지만 300 개 요소 미만이 포함 된 경우 용어 중간 규모 통합 (MSI) 사용. 요소의 수가 300 이상이지만 1000 미만인 경우 회로는 대규모 통합 (LSI). 초대 규모 통합 (VLSI) 는 1,000 개 이상의 요소가 있지만 약 백만 개 미만의 칩을 나타냅니다. 칩 당 100 만 개가 넘는 디바이스를 가진 회로는 초대 규모 통합 (ULSI). 선형 집적 회로 (LIC) 표준 회로를 대체 할 수 있으며, LIC그런 다음 더 복잡한 시스템을위한 빌딩 블록으로 사용됩니다. 집적 회로는 입력 및 출력 파형의 형태에 따라 아날로그 또는 디지털이 될 수 있습니다.
가장 많이 사용되는 아날로그 집적 회로 중 하나는 연산 증폭기 (연산 증폭기). 이상 연산 증폭기 무한 이득, 무한 입력 임피던스 및 제로 출력 임피던스를 갖는다. 실용적인 연산 증폭기 이상적인 연산 증폭기의 성능 특성에 매우 근접한 성능 특성을 지니고있다.