• Отидете до главната страница на TINA и обща информация 

• VHDL симулация
• Симулация на Verilog
• Verilog-A & AMS симулация
• SystemVerilog симулация
• Симулация на SystemC

VHDL-AMS е разширение на езика за описание на хардуера VHDL, също включен в TINA. Включва Analog и Mфиксиран-Signal extensions (AMS) към чисто цифровия VHDL език, за да се симулират аналогови и смесени сигнални системи. Можете да намерите няколко примера за схеми в папката Examples\HDL\VHDL-AMS на TINA.

Пример за VHDL-AMS: