HDL Debugger: Debugging VHDL i Verilog kodovi

HDL Debugger: Debugging VHDL i Verilog kodovi

Otklanjanje grešaka u HDL programima je posebno teško zbog istovremenih procesa na ovim jezicima.

Odlična osobina TINA-e je da je HDL debugger sada integrisan.

Možeš:
  • Izvrši VHDL i Verilog kodove izjava-po-izrazu (korak)
  • Izvršavanje podprograma kao jednog izvoda (Step Over)
  • Dodajte tačke prekida (Toggle Breakpoint), neprekidno (Start) i zaustavite se na tačkama prekida.
  • Postavite promenljive, signale i druge objekte na karticu Satovi i pogledajte njihovu vrednost tokom otklanjanja grešaka.
  • Pogledajte sve tačke prekida i objekte u karticama Breakpoints i Locals na dnu prozora HDL debugger.
HDL Debugger, slika 1