• Przejdź do strony głównej TINA i informacji ogólnych 

• Symulacja VHDL
• Verilog Simulation
• Symulacja Verilog-A i AMS
• Symulacja systemu Verilog
• Symulacja systemu C

VHDL-AMS jest rozszerzeniem języka opisu sprzętu VHDL, również zawartego w TINA. obejmuje Analog i Mnaprawione-Signal (AMS) do czysto cyfrowego języka VHDL w celu symulacji systemów sygnałów analogowych i mieszanych. Możesz znaleźć kilka przykładów obwodów w folderze Examples\HDL\VHDL-AMS w TINA.

Przykład VHDL-AMS: